在线翻译

Flags: C: Set if there is a .. 翻译

原文（英语）：

Flags: C: Set if there is a carry from the most significant bit of the result; cleared otherwise. Z: Set if the result is "0"; cleared otherwise. S: Set if the result is negative; cleared otherwise. V: Set if arithmetic overflow occurs, that is, if both operands are of the same sign and the result is of the opposite sign; cleared otherwise. Format: Bytes Cycles Opcode Addr Mode (Hex) dst src opc dst | src 2 4 12 r r 6 13 r lr opc src dst 3 6 14RR 6 15 RIR opc dst src 3 6 16 RIM Examples: Given: R1 = 10H, R2 = 03H, C flag = "1", register 01H = 20H, register 02H = 03H, and register 03H = 0AH: ADC R1,R2 . R1 = 14H, R2 = 03H ADC R1,@R2 . R1 = 1BH, R2 = 03H ADC 01H,02H . Register 01H = 24H, register 02H = 03H ADC 01H,@02H . Register 01H = 2BH, register 02H = 03H ADC 01H,#11H . Register 01H = 32H In the first example, destination register R1 contains the value 10H, the carry flag is set to "1", and the source working register R2 contains the value 03H. The statement "ADC R1,R2" adds 03H and the carry flag value ("1") to the destination value 10H 更多：https://www.bmcx.com/ , leaving 14H in register R1. SAM88RCRI INSTRUCTION SET S3C9442/C9444/F9444/C9452/C9454/F9454 ADD — Add ADD dst,src Operation: dst . dst + src The source operand is added to the destination operand and the sum is stored in the destination. The contents of the source are unaffected. Two's-complement addition is performed. Flags: C: Set if there is a carry from the most significant bit of the result; cleared otherwise. Z: Set if the result is "0"; cleared otherwise. S: Set if the result is negative; cleared otherwise. V: Set if arithmetic overflow occurred, that is, if both operands are of the same sign and the result is of the opposite sign; cleared otherwise. Format: Bytes Cycles Opcode Addr Mode (Hex) dst src opc dst | src 2 4 02 r r 6 03 r lr opc src dst 3 6 04RR 6 05 RIR opc dst src 3 6 06 RIM Examples: Given: R1 = 12H, R2 = 03H, register 01H = 21H, register 02H = 03H, register 03H = 0AH: ADD R1,R2 . R1 = 15H, R2 = 03H ADD R1,@R2 . R1 = 1CH, R2 = 03H ADD 01H,02H . Register 01H = 24H, register 02H = 03H ADD 01H,@02H . Register 01H = 2BH, register 02H = 03H ADD 01H,#25H . Register 01H = 46H In the first example, destination working register R1 contains 12H and the source working register R2 contains 03H. The statement "ADD R1,R2" adds 03H to 12H, leaving the value 15H in register R1. S3C9442/C9444/F9444/C9452/C9454/F9454 SAM88RCRI INSTRUCTION SET AND — Logical AND AND dst,src Operation: dst . dst AND src The source operand is logically ANDed with the destination operand. The result is stored in the destination. The AND operation results in a "1" bit being stored whenever the corresponding bits in the two operands are both logic ones; otherwise a "0" bit value is stored. The contents of the source are unaffected. Flags: C: Unaffected. Z: Set if the result is "0"; cleared otherwise. S: Set if the result bit 7 is set; cleared otherwise. V: Always cleared to "0".

翻译结果（简体中文）1：

标志：C：如果有一个结果的最重要的位进位，否则清零。 Z：如果结果为“0”，否则清零。 S：如果结果为阴性;否则清零。 V：如果发生算术溢出，也就是说，如果两个操作数是相同的符号和结果是相反的符号，否则清零。格式：字节周期操作码地址模式（十六进制）DST SRC OPC DST SRC 2 4 12 R R 6 13ŕLR OPC SRC DST 6 14rr， 6 15 RIR OPC DST SRC 3 6 16轮辋例子：R1 = 10H，R2 = 03H，C标志=“1”，寄存器01H = 20H，寄存器02H = 03H，寄存器03H = 0AH： ADC R1，R2。 R1 = 14H，R2 = 03H @ ADC R1，R2。 R1 = R2 = 03H 1BH， ADC 01H，02H。寄存器01H = 24小时，寄存器02H = 03H ADC 01H，02H。寄存器01H = 2BH，寄存器02H = 03H ADC 01H，#11H。寄存器01H = 32H 在第一个例子，目的寄存器R1的值为10h，进位标志被设置为“1”，源工作寄存器R2的值为03H。 ADC R1，R2“声明”的补充03H 和进位标志值（“1”）的目标值为10h，离开14H寄存器R1。 SAM88RCRI指令设置s3c9442/c9444/f9444/c9452/c9454/f9454 添加 - 添加附加DST，SRC 操作：DST。 DST SRC 被添加到目标操作数源操作数，并储存在目的地的总和。源的内容不受影响。两个“S-补除了执行。标志：C：设置，如果有一个从结果的最重要的位进位更多：https://www.bmcx.com/ ，否则清零。 Z：如果结果为“0”，否则清零。 S：如果结果为阴性;否则清零。 V：如果发生算术溢出，也就是说，如果两个操作数都是相同的符号，其结果是符号相反，否则清零。格式：字节周期操作码地址模式（十六进制）DST SRC OPC DST，SRC 2 4 02 R R 6 03ŕLR OPC SRC DST 6 04rr， 6 05 RIR OPC DST SRC 3 6 06轮辋例子：给定：R1 = 12H，R2 = 03H，寄存器01H = 21H，寄存器02H = 03H，寄存器03H = 0AH：附加R1，R2。 R1 = 15H，R2 = 03H @附加R1，R2。 R1 = 1路，R2 = 03H 附加01H，02H。寄存器01H = 24小时，寄存器02H = 03H 添加01H，02H。寄存器01H = 2BH，寄存器02H = 03H 添加01H，#25H。寄存器01H = 46H 在第一个例子，目的工作寄存器R1包含12h和源工作寄存器 R2包含03H。声明“附加R1，R2”将03H，12H，留下值15H 寄存器R1。 s3c9442/c9444/f9444/c9452/c9454/f9454 SAM88RCRI指令集和 - 逻辑和，SRC和DST 操作：DST。 dst和src 源操作数的逻辑与目标操作数相与。结果存储在目的地。被储存在一个“1”的位和经营成果时，相应的位在两个操作数都是逻辑的，否则为“0”位值存储。的内容。资料来源不受影响。标志：C：不受影响。 Z：如果结果是“0”;否则清零。 S：如果结果的第7位设置;否则清零。 V：总是清为“0”。

翻译结果（简体中文）2：

如果进行从结果；最重要的位标志: c: 设置否则清除。如果结果是"0"；，设置 z：否则清除。如果结果是阴性；，设置 s:否则清除。第五：设置如果发生算术溢出，也就是说，如果两个操作数都是相同的和结果是对面的标志；否则清除。格式：字节周期操作码地址模式 (Hex) dst src opc dst |src 2 4 12 r r 6 13 r lr opc src dst 3 6 14RR 6 15 RIR opc dst src 3 6 16 RIM 例子：鉴于： R1 = 10h，R2 = 03 H C 标志 ="1"，登记册 01 H = 20 H、注册 02 H = 03 H、和注册 03 H = 0AH： ADC R1、 R2。R1 = 14 H，R2 = 03 H ADC R1,@R2。R1 = 1BH，R2 = 03 H H ADC 01、 02 H。注册 01 H = 24 H，注册 02 H = 03 H ADC 01H,@02H。注册 01h = 将，注册 02 H = 03 H ADC 01 H、 #11H。注册 01 H = 32 H 在第一个示例中，目标寄存器 R1 包含值 10 小时，携带标志设置为"1"，和源工作寄存器 R2 包含值 03 H.该语句"ADC R1、 R2"添加 03 H 和携带标志值 ("1"）到目标价值 10 小时，在登记册内 R1 离开 14 H。 SAM88RCRI 指令集 S3C9442/C9444/F9444/C9452/C9454/F9454 添加 — — 添加添加 dst，src 操作： dst。dst src 源操作数添加到目标操作数和总和存储在目标位置中。源的内容不受影响。补码加法被执行。标志: c:如果从结果；最重要的位进行，设置否则清除。如果结果是"0"；，设置 z：否则清除。如果结果是阴性；，设置 s:否则清除。第五：设置如果发生算术溢出，也就是说，如果两个操作数都是相同的其结果是对面的标志；否则清除。格式：字节周期操作码地址模式 (Hex) dst src opc dst |src 2 4 02 r r 6 03 r lr opc src dst 3 6 04RR 6 05 RIR opc dst src 3 6 06 RIM 例子：鉴于： R1 = 12h，R2 = 03 H，01 H = 21 H，登记册的登记册 02 H = 03 H、注册 03 H = 0AH：添加 R1、 R2。R1 = 15 H，R2 = 03 H 添加 R1 更多：https://www.bmcx.com/ ,@R2。R1 = 1 通道，R2 = 03 H 添加 01H，02 H。注册 01 H = 24 H、注册 02 H = 03 H 添加 01H,@02H。注册 01h = 将，注册 02 H = 03 H 添加 01h，#25H。注册 01 H = 46 H 在第一个示例中，目标工作寄存器 R1 包含 12 H 和工作登记册的源 R2 包含 03 H.该语句"添加 R1、 R2"添加 03 H 至 12 H，离开值在 15 H 注册 R1。 S3C9442/C9444/F9444/C9452/C9454/F9454 SAM88RCRI 指令集和 — — 逻辑和和 dst，src 操作：dst。dst 和 src 的源操作数在逻辑上是与目标操作数相加。结果存储在目的地。与运算结果时的相应位存储的"1"有点两个操作数中的两个逻辑；否则存储一个"0"位的值。内容的源不会受到影响。标志: c: 不会受到影响。如果结果是"0"；，设置 z：否则清除。 S：如果结果位 7 设置则设置；否则清除。第五：总是清除为"0"。

翻译结果（简体中文）3：

国旗:C:设置是否有携带从最重要的部分结果;清除否则。Z :设置,如果结果是“0”;清除否则。年代:设置,如果结果是消极的;清除否则。 V:设置如果算术溢出发生,那就是,如果两个操作数是相同的签字, 结果是相反的迹象;清除否则。格式: 字节周期操作码Addr模式(十六进制)dst src opc dst | src 2 4 r 12 r 6 13 r lr opc src dst 3 6 14 RR 6 15 RIR src opc dst 3 6 16 RIM 例子:鉴于:R1 = 10 H,R2 = 03 H,C标志= " 1 ",注册01 H = 20小时,注册02 H = 03 H,03 H 注册= 0啊: ADC R1、R2。R1 = 14小时,R2 = 03 H ADC R1,@R2。R1 = 1 BH,R2 = 03 H ADC 01 H - H。注册01 H = 24小时,注册02 H = 03 H ADC 01 H,@02H。注册01 H = 2 BH,注册02 H = 03 H ADC 01 H,#11小时。注册01 H = 32 H 在第一个例子中,目标寄存器R1包含值10小时,套利标志被设置为“1”, 源工作寄存器R2包含值03 H。该声明“ADC R1、R2”增加了03 H 和携带标志值(“1”)到目的地的价值10小时,离开14小时在寄存器R1。SAM88RCRI 指令集S3C9442 / C9444 / F9444 / C9452 / C9454 / F9454 - 添加添加添加dst 更多：https://www.bmcx.com/ ,src 操作:dst。dst src 源操作符添加到目标操作数和金额为存储在目的地。源的内容不受影响。除了是执行二补数。旗帜:C:设置是否有携带从最重要的部分结果;清除否则。Z :设置,如果结果是“0”;清除否则。年代:设置,如果结果是消极的;清除否则。 V:设置如果算术溢出发生,那就是,如果两个操作数是相同的标志,结果是相反的迹象;清除否则。格式: 字节周期操作码Addr模式(十六进制)dst src opc dst | src 2 4 r 2 r 6 03 r lr opc src dst 3 6 04 RR 6 05 RIR opc 3 6 dst src 06 RIM 例子:鉴于:R1 = 12小时,R2 = 03 H,注册01 H = 21小时,注册02 H = 03 H,注册03 H = 0啊: 添加R1、R2。R1 = 15小时,R2 = 03 H 添加R1,@R2。R1 = 1 CH,R2 = 03 H 添加01 H - H。01 H = 24小时登记,注册02 H = 03 H 添加01 H,@02H。注册01 H = 2 BH,注册02 H = 03 H 添加01 H,#25小时。注册01 H = 46 H 在第一个例子中,目的地工作寄存器R1包含12 H和源工作寄存器包含03 H R2。"声明中添加R1、R2”增加了03 H 12小时,离开了H 价值15注册R1。 S3C9442 / C9444 / F9444 / C9452 / C9454 / F9454 SAM88RCRI指令集 - 和逻辑,和dst src 操作:dst。dst和src 源操作符的操作数的值逻辑与目的地。结果存储在目的地。和操作的结果是一个“1”一点存储相应的比特时在两个操作数都是逻辑的,否则一个“0”比特值存储。的内容源并没有受到影响。旗帜:C:不受影响。Z :设置,如果结果是“0”;清除否则。年代:设置如果结果位7设置;清除否则。 V:总是允许“0”。

欢迎关注微信公众号：诚华便民查询

1、长按上方二维码，保存至手机相册；
2、进微信扫一扫，从相册中选择识别二维码。

联系我们